SEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-307192

(43) Date of publication of application: 19.11.1993

(51)Int.CI.

G02F 1/136 G01R 13/02

(21)Application number: 04-110525

(71)Applicant: SHARP CORP

(22)Date of filing:

28.04.1992

(72)Inventor: KONDO NAOFUMI

KATAYAMA MIKIO TACHIBANA MAKOTO MARUMOTO EIJI KANAMORI KEN


MIYANOCHI MAKOTO

(54) METHOD FOR INSPECTING ACTIVE MATRIX SUBSTRATE AND DEVICE THEREFOR

(57)Abstract:

PURPOSE: To detect a TFT defect of an active matrix substrate used for a Cs on Gate-structure panel, before a gate driver IC to perform actual driving is mounted.

CONSTITUTION: All odd-numbered TFTs from the upper place on gate bus lines 1 are short-circuited by a short ring 12 and all evennumbered TFTs are short-circuited by a short ring 13; and a pixel write signal is applied at shifted timing at every the short rings 12 and 13 so that no signal is simultaneously applied to gate bus lines 1 on both sides with a pixel electrode 4 positioned between the bus lines, so a potential difference is generated between the TFTs 3. Consequently, the TFTs 3 are driven even in the absence of the gate driver IC which performs the actual driving.



LEGAL STATUS

[Date of request for examination]

26.01.1996

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

2758105 [Patent number] 13.03.1998 [Date of registration]

[Number of appeal against examiner's decision of

G02F 1/136

G01R 13/02

C02F 1/13

(51) lbt CL'

(19)日本国特研 (JP) (12) 公開特許公報 (A)

FI

厅内整理番号

9018-2K

8203-2G

7348-2K

(11)特許出順公開番号

特開平5-307192

技術表示열所

(43)公開日 平成5年(1993)11月19日

	1/133 5 5 6 1/1345	0 7820-2K 9018-2K			
	_		審査請求 未請求 請求収の数2(全 7 頁)		
(21)出版番号	特顧平4-11	0525	(71)出職人	000005049	
4				シャープ株式会社	
(22)出顧日	平成 4 年(19	92)4月28日		大阪府大阪市阿倍野	区長池町22番22号
			(72)発明者	近藤 宜文	
				大阪府大阪市阿倍野	区反地町22番22号 シ
				ャープ株式会社内	
			(72)発明者	片山 幹雄	
				大阪府大阪市阿倍野	区長池町22番22号 シ
			ŀ	+ ープ株式会社内	
			(72)発明者	格法	
				大阪府大阪市阿倍野(区長池町22番22号 シ
	•			ャープ株式会社内	
	•	•	(74)代理人	弁理士 山本 秀策	
				71-22 MT 77.	最終質に続く

(54) 【発明の名称】 アクティブマトリクス基板の検査方法及び検査装置

漢別記号


500

101

(57)【要約】

【目的】 Cs on Gate構造パネルに使用され るアクティブマトリクス基板におけるTFT欠陥を、実 際の駆動を行うゲートドライバーICを実装する前に検 出できるようにする。

【構成】 ゲートバスライン1の上から奇数骨目のもの の総でをショートリング12で短絡させると共に、偶数 番目のものの総てをショートリング13で短絡させ、絵 素電極4を挟む両側のゲートパスライン1に同時に絵素 書き込み信号が与えられないように、ショートリング1 2、13年にクイミングをずらして印加するので、TF T3に電位差が生じる。これにより、実際の駆動を行う ゲートドライバーICが存在しない状態でも、TFT3 を駆動させることが可能となる。



(2)

特開平5-307192

【特許請求の範囲】

【請求項1】 絶縁性基板上に複数の走査線及び信号線が交差する状態で縦横に配線され、該走査線と該信号線とで囲よれた領域に絵素電優が形成されていると共に、該走査線と該信号線との交差部近傍に該絵素電極を駆動するスイッチング素子が配置されており、該絵素電極に接続すると共に、該絵索電極を挟む2つの走査線のうちの該スイッチング素子を介して接続されていない走査線に接続して付加容量が設けられたアクティブマトリクス基板の修査方法であって、

1

該総索電極に対して間に液晶層を介装し対向電極を対向 配設すると共に、該走査線の1本おき又は複数本おき に、該当する走査線同士を2以上のショートリングにより短絡させる工程と、

該ショートリングを介して走査線に与える絵家書き込み信号を、該絵家電極を挟む両側の走査線に同時に絵素音 き込み信号が与えられないようショートリング毎にタイ ミングをずらして印加する工程と、

を行うアクティブマトリクス基板の検査方法。

【請求項2】 絶縁性基板上に複数の走資線及び信号線 20 が交差する状態で解析に配線され、該走査線と該信号線とで囲まれた領域に絵場電極が形成されていると共に、該走査線と該信号線との父差部近傍に該絵素電極を駆動するスイッチング素子が配置されており、該絵素電極に接続すると共に、該絵素電極を挟む2つの走査線のうちの設スイッチング素子を介して接続されていない走査線に接続して付加容量が設けられたアクティブマトリクス 基板の検査方法であって、

該給素剤機に対し間に液晶層を挟んで対向配設される対向電機と、該液晶層とが設けられていると共に、該走査 30 線の1本おき又は複数本おきに、該当する走査線同士を 短絡させる2以上のショートリングが形成された検査治 &と、

該権資治具の該ショートリングを介して走査線に与える 絵素書き込み信号を、該絵素電板を挟む両側の走査線に 同時に絵索書き込み信号が与えられないようショートリ ング毎にタイミングをずらして印加する手段と、

を備えたアクティブマトリクス基板の検査装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶等の表示媒体と組み合わして使用され、表示装置を構成するアクティブマトリクス基板の検索方法及び検査装置に関する。

[0002]

【従来の技術】上記表示装置として、絶縁性基板上に絵 素電極をマトリクス状に配し、絵素電極を独立して駆動 するアクティブマトリクス駆動方式が知られている。こ のアクティブマトリクス駆動方式は、液晶などを用いた 表示装置、例えば液晶テレビジョン、ワードプロセッ サ、コンピュータの端末表示装置等に実用化されてい る。また、絵素電極を選択駆動するスイッチング索子と しては、TFT(薄膜トランジスタ)素子、MIM(金 属ー絶縁層ー金属)素子、MOSトランジスタ素子、ダ イオード、パリスタ等が一般に知られている。

【0003】図7にTFTをスイッチング素子として用いたアクティブマトリクス表示装置の機略の回路図を示す。この表示装置は、図示しない液晶層を挟んでアクティブマトリクス基板と対向基板とを有する。アクティブマトリクス基板は、連査線として機能するゲートパスライン1が多数平行に配線されていると共に、信号線として機能するソースパスライン2が減ゲートパスライン1に直交して複数本配線されており、両ライン1、2ので差する部分の近傍にはTFT3が配設され、このTFT3には絵素電極4が接続されている。絵業電極4は、この図示例では上側のものから下側ものに駆動信号が与られるようになっており、絵楽電極4は付加容量(Cs)6の一方の電極を構成し、付加容量6の他方の電極は次に駆動される絵素電極14が接続された走査線7に接続されている。

【0004】上記アクティブマトリクス基板に、上述した液晶層を挟むように対向基板を対向配設すると、対向基板に形成した対向電極5と、アクティブマトリクス基板側の絵索電極4との間に絵索容量が形成される。

【0005】このように構成されたアクティブマトリクス表示装置は、絵素容量以外に付加容量(Cs)を有するため、Cs on Gale構造パネルと称される。この構造パネルにおいて、走査線・信号線の断線、走査線と信号線のショート、絵楽を駆動するための海膜トンジスタの特性不良による絵素欠陥等の欠陥検査は、変元を変が用いられている。この直流駆動検査は、図7に示すように、対向電極5をアース9に接地すると共に、ゲートパスライン1の全数もしくは一部分に、例えば約-15V~+15Vの直流電圧10を可変させる状態で、ソースパスライン2の全数もしくは一部分に矩形液の検査信号8を印加することにより行っている。矩形液の検査信号8を印加することにより行っている。矩形液の検査信号8としては、例えば振幅が約±1V~±8V、周期が約10μsec~30msecのものを使用している。

[0006]

40 【発明が解決しようとする課題】しかし、Cs on Gate構造のパネルの場合、付加容量6の一方が絵表 電極4やTFTのドレイン電棒に接続され、付加容量6 の他方が次の駆動信号が与えられるゲートパスライン7 に接続されているため、ゲートパスライン1を介してTFT3をONするためのブラスの直流電圧を印加しても、次のゲートパスライン7側の付加容量6の電位も同じようにプラスになるため、付加容量6の両側の電位が 等しくなってTFT3を完全にONにすることができない。従って、ソースパスライン2及びゲートパスライン50 1における断験検査や、ソースパスライン2とゲートパ

(3)

特開平5-907192

スライン1との間でのショート欠陥の検査を行うことは できるものの、上述したようにTFT3を完全にONに することができないため、TFTの特性不良等による絵 **雨欠陥に対しては検査できず、この検査を行おうとする** と実際の駆動を行うゲートドライバー10を実装するま で待たなければならなかった。

【0007】本発明は、このような問題点を解決するも のであり、Cs on Gate構造パネルに使用され るアクティブマトリクス基板におけるTFT欠陥を、実 出できるアクティブマトリクス基板の検査方法及び検査 装置を提供することを目的とする。

[0008]

【禅題を解決するための手段】本発明のアクティブマト リクス基板の検査方法は、絶縁性基板上に複数の走査線 及び信号線が交差する状態で縦横に配線され、該走査線 と該信号線とで囲まれた領域に絵素電極が形成されてい ると共に、放走資線と政信号線との交差部近傍に該絵第 囮機を駆動するスイッチング素子が配置されており、該 絵楽電極に接続すると共に、該絵素電極を挟む2つの走 20 査練のうちの該スイッチング素子を介して接続されてい ない走査線に接続して付加容量が設けられたアクティブ マトリクス基板の検査方法であって、設絵素電極に対し て間に液晶層を介装し対向電極を対向配設すると共に、 | 該走査線の1本おき又は複数本おきに、該当する走査線 同士を2以上のショートリングにより短絡させる工程 と、該ショートリングを介して走査線に与える絵束書き 込み信号を、鉄絵系電板を挟む両側の走査線に同時に絵 素書き込み信号が与えられないようショートリング毎に クイミングをずらして印加する工程と、を行うので、そ 30 のことにより上記目的が建成される。

10009】本発明のアクティブマトリクス基板の検査 装置は、絶縁性基板上に複数の走直線及び信号線が交差 する状態で縦横に配線され、該走査線と該信号線とで囲 まれた領域に絵素電極が形成されていると共に、該走査 線と該信号線との交差部近傍に該絵家電極を駆動するス イッチング素子が配置されており、政絵素電極に接続す ると共に、液栓素電極を挟む2つの走査線のうちの該ス イッチング素子を介して接続されていない走査線に接続 して付加容量が設けられたアクティブマトリクス基板の 40 検査方法であって、該絵素電極に対し間に液晶層を挟ん で対向配設される対向電優と、該液晶層とが設けられて いると共に、該走査線の1本おき又は複数木おきに、該 当する走査線同士を短絡させる2以上のショートリング が形成された検査治具と、故検査治具の該ショートリン グを介して走査線に与える絵楽書き込み信号を、該絵素 電極を挟む両側の走査機に同時に絵素書き込み信号が与 えられないようショートリング毎にタイミングをずらし て印加する手段と、を備えており、そのことにより上記 目的が達成される。

[0010]

【作用】本発明にあっては、政絵素電極を挟む両側の走 査線に同時に松素書き込み信号が与えられないように、 ショートリング毎にクイミングをずらして印加するの で、TFTに電位差が生じる。これにより、実際の駆動 を行うゲートドライバーICが存在しない状態でも、T FTを駆動させることが可能となる。

[0011]

【実施例】本発明の実施例について以下に説明する。

際の駆動を行うゲートドライバーICを実装する前に検 10 【0012】図1に本発明に係るアクティブマトリクス 基板の検査方法を適用するアクティブマトリクス基板を 示す平面図であり、図2はそのアクティブマトリクス基 板の…部を拡大して示す平面図である。このアクティブ マトリクス基板は、走査線として機能するゲートバスラ イン1が多数平行に配線されていると共に、信号線とし て機能するソースパスライン2が該ゲートパスライン1 に直交して複数本配線されており、両ライン1、2の交 差する部分の近傍にはTFT3が配設されている。

> 【0013】このTFT3には桧来電極4が接続されて いる。絵素電模4は、この図示例では上側のものから下 側ものに駆動信号が与えられるようになっており、絵素 電極4は付加容量6の一方の電極を構成し、付加容量6 の他方の電極は次に駆動される絵楽電極14が接続され たゲートパスライン1に接続されている。

> 【0014】一方、このアクティブマトリクス基板を検 査するための検査装置は、ゲートパスライン1の上から 奇数番目に相当する総てのものに接続されるショートリ ング12および、ゲートバスライン1の上から偶数番目 に相当する総てのものに接続されるショートリング13 が形成された検査治具(図示せず)と、このショートリ ング12、13に検査信号を与える検査信号発生回路 (図3番照)とを備え、更に検査治具には、ショートリ ング12、13の他に、液晶層と対向電極とが設けられ

> 【0015】上記検査治具をアクティブマトリクス基板 の上に裁置して、液晶層を挟んで対向電極と絵素電極と が対向するようにすると、対向する絵素電極と対向電極 との間で絵素容量が形成される。また、その状態を保持 したまま検査信号発生回路を作動させると、検査信号発 生回路から信号C、DおよびEがそれぞれショートリン グ12、13およびソースパスライン2に供給される。 【0016】検査信号発生回路は、図3に示すように構 成され、基準発振回路21と、この基準発振回路21か ら発振された信号を受ける分周回路22と、分周回路2 2にて分周された信号をそれぞれ入力するゲート被形発 坂回路23と、第2分周回路24と、ゲート波形発振回 路23を入力する2つのパッファアンプ25、26と、 第2分周回路24からの信号を入力するパッファアンプ 27とから構成されている。

【0017】かかる検査信号発生回路において、基準発

特開平5-307192

5

振回路21は、図4(a)に示す矩形波で振動する信号 を出力する。この信号を入力した分周回路22は、図4 (b) に示すように周波数が小さくされた何号をゲート 波形発振回路23および第2分周回路24に出力する。 第2分周回路24は、更に入力信号の周波数を1/2に した信号をパッファアンプ27に与え、パッファアンプ 27にて増幅された信号をソースパスライン2に出力す る。一方、ゲート被形発版回路23は、分周回路22か ら人力した信号に基づいて2つの異なるタイミングでオ 5に、他方の信号をバッファアンプ26に出力する。バ ッファアンプ25は入力信号を増幅して、図4(c)に 示す信号をショートリング12に出力し、パッファアン プ2.6は入力信号を増幅して、図4 (d) に示す信号を ショートリング13に出力する。

【0018】上述した本実施例の検査装置によるアクテ ィブマトリクス基板の検査方法について説明する。ま ず、アクティブマトリクス基板の上に、予め液晶層、対 向電極及びショートリング12、13が形成された検査 治具を載置する。これにより、アクティブマトリクス基 20 板の絵素電極と対向電極との間で絵束容量が形成され、 かつ、ゲートパスライン1の上から奇数番目に相当する 総てのものがショートリング12で短絡され、またゲー トパスライン1の上から個数番目に相当する総でのもの がショートリング13で短絡される。なお、検査治具に 設けた対向電極は、子め接地しておくか、或はアクティ プマトリクス基板の上に載置した後に接地する。

【0019】次いで、そのショートリング12、13に 修査信号発生回路から上述した異なるタイミングで検査。 用の絵素書き込み電圧で、Dを与える。このとき、絵素 30 で示す平面図である。 書き込み竜圧C、Dは、絵素電極4を挟んで存在する上。 流側と下流側のゲートパスライン1の2つに与えられる タイミングが異なるため、TFT3の人出力端了間の電 位に差が生じ、これによりTFT3が駆動される状態と なる。なお、絵素書き込み電圧がオンとなる時間は、例 えば15~100μsecが選ばれる。

【0020】したがって、本発明による場合は、このよ うなクイミングのゲート信号を印加するので、Csoo n Gatc構造のパネルのように、付加容量8の一方 がTFT3のドレイン電極や絵素電極4に、他方が次の 40 示す平面図である。 タイミングで信号が与えられるゲートパスライン1に接 統された構成において、TFT3をONするためのプラ スの絵表書き込み電圧を印加しても、次のクイミングで 信号が与えられるゲートパスライン1側の付加容量6の 電位は、実駆動の時と同様にマイナスの電位のままであ るため、TFT3を完全にONすることができる。この ため、ソースパスライン2やゲートパスライン1の断。 線、ソースバスライン2とゲートパスライン1とが短絡。 したショート欠陥を検出ができるだけでなく、TFT3 の特性不良等による絵葉欠陥も、実際の駆動を行うゲー 50 12 ショートリング

トドライバーICを実装するまでもなく検出することが

【Uu21】なお、上記実施例ではゲートパスライン1 の奇数番目と偶数番目とに分け、奇数番目の走査線の総 てと偶数番目の走査線の総てとを2つのショートリング で短絡させるようにしているが、本発明はこれに殴ら ず、ゲートパスラインの複数本おきにショートリングで 短絡させると共に、残りのゲートパスラインについても 同様に複数本おきにショートリングで短絡させる構成と ンとなる信号を発生し、一方の信号をパッファアンプ2 10 なし、隣合うゲートパスラインには同時に絵素書を込み 電圧が印加されない状態で、各ショートリングに駆動信 号を印加するようにしてもよい。

> 【0022】例えば、図5にポすように、ゲートパスラ イン1の総てを2本おきにショートリング31、32、 33で短絡させると共に、各ショートリング31、3 2、33に図6に示す絵表書き込み電圧F、G、Hを印 加し、信号 I をソースパスラインに印加するようにして もよい。ショートリングを4本以上設ける場合も同様に 行えばよい。

[0023]

【発明の効果】本発明による場合には、Cs on C atc構造のパネルにおいて、今まで実際の駆動を行う ゲートドライパーICを実装するまで検出することがで きなかったTFTの特性不良等による絵楽欠陥も検出で きる。

【図面の簡単な説明】

【図1】本実施例の検査方法を適用するアクティブマト リクス表示装置を示す平面図である。

【図2】図1のアクティブマトリクス表示装置を拡大し

【図3】本実施例の検査装置に備わった検査信号発生回 路を示すプロック図である。

【図4】図3の検査信号発生回路の各位置における信号 液形図である。

【図5】本発明の他の実施例に係るアクティブマトリク ス基板の検査方法の説明図である。

【図 6】 図 5 のアクティブマトリクス基板の検査に用い る信号波形例を示す。

【図7】 従来のアクティブマトリクス基板の検査状態を

【図8】図1のアクティブマトリクス基板の検査に用い る信号波形例を示す。

【符号の説明】

- **」 ゲートバスライン**
- 2 ソースパスライン
- 3 TFT
- 4 检索电视
- 5 対向電極
- 6 付加容量

(5) 特別平5-307192

13 ショートリング

21 基準免扱回路

22 分周回路

23 ゲート被形発振回路


24 第2分周回路


25 パッファアンプ

26 パッファアンプ 27 パッファアンプ 31 ショートリング

> 32 ショートリング 33 ショートリング


[2]1]






特開〒5-307192


(6)



[24]




[26]




(7)

特開平5-307192

[2]5]



【図8】



フロントページの続き

(72)発明者 丸本 英治 大阪府大阪市阿倍野区長池町22番22号 シ ィープ株式会社内 (72)発明者 金森 議 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

(72) 発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

OTHER: _

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.